FSB bezeichnet den Bus von CPU zum Second Level-Cache und zum RAM (da dazwischen normalerweise auch die Northbridge ist, kann man auch zur Northbridge sagen).
Da ein A64 einen/zwei Speichercontroller integegriert hat, müssen die Daten nicht über die Nortbridge zum Speicher und umgekehrt gebracht werden (geht auch gar nicht).
aus diesem Grund konnte man z.B beim Nforce 3 die Southbridge in die Northbridge integrieren.
Einen richtigen FSB gitbs beim A64 nicht, dafür wird dort der Begriff Referenztakt verwendet (HyperTransport). Dieser Bus ist der eigentliche FSB.
Damit der Threadsteller nicht unnötig durch Fachbegriffe etc. verwirrt wird, hab ich einfach FSB geschrieben.
Der Referenztakt lässt sich sehr wohl mit Intels QDR-FSB vergleichen, da ein Bus nur eine Aufgabe übernimmt und nicht wie CPUs von verschiedenen Leistungsmerkmalen abhängig sind. beide Busse (Intel und AMD) haben 200 Mhz Taktfrequenz, übertragen gleich 4 Datenbits pro Takt, haben eine Breite von 64 bit und somit haben auch beide eine Bandbreite von 6400 MB/s.
Aus diesem Grund ist bei beiden die Verwendung von Dual Channel zu empfehlen
Der Hypertransportlink arbeit, wie auch sein EV6-Vorgänger, im DDR-Verfahren. Der tatsächliche Takt von der CPU zur (ehemals) Northbridge beträgt hier also 800 bzw. 1000MHz, beim Pentium 4 200MHz. Ergäbe virtuell (dank DDR o. QDR) 1600 bzw. 2000MHz für den K8 und 800MHz für den P4. Die Bandbreite zur "Northbridge" ergibt, egal ob mit oder ohne Dualchannel immer 6.4GByte. HTr und Speicherbus sind vollkommen unabhängig und haben daher keinerlei Einfluss aufeinander, um mehr geht es mir ja garnicht.
Seit wann besitzen Intel P4-Systeme Hypertransport und seit wann ist HyperTransport unabhängig vom Speicherbus, wenn es den Speicherbus darstellt?
Die Bandbreite ergibt sich übrigens aus (takt+Breite) : 8. In deinem Beispiel müsste also der Speichercontroller eines A64 12800 bzw. 16000 MB/s haben. Das ist doch völliger ** Netiquette! **.
Außerdem läuft der HyperTransport nicht über DDR, sondern QDR (der hat reele 200 MHz Takt und effektive 800 MHz, also würd das auch nicht hinhauen).
Der Hypertransportlink; AMD’s Unabhängigkeitserklärung
Sehr nett, übersichtlich und umfassend.
Wo habe ich denn geschrieben dass der P4-Hypertransport verwendet? Muss ich das jedesmal dazuschreiben dass er diesen eben nicht hat? Soviel sollte wohl klar sein.
Natürlich ist der Hypertransportlink unabhängig vom Speicherbus, AMD könnte in den K8 heute EDO-RAM Controller einbauen, übermorgen DDR2, das hat doch überhaupt keinen Einfluss auf das restliche System, da ja eben wie du schon dargestellt hast, der Memorycontroller in der CPU sitzt und den Speicher direkt (also ohne Umwege über 'Northbridge') anbindet.
Ebenso im Core sitzt beim A64 ein Hypertransporthost, der das restliche System anbindet.
Wo da nun die Abhängigkeit bestehen soll vermag ich nicht zu verstehen.
Sehr nett, übersichtlich und umfassend.
Wo habe ich denn geschrieben dass der P4-Hypertransport verwendet? Muss ich das jedesmal dazuschreiben dass er diesen eben nicht hat? Soviel sollte wohl klar sein.
Natürlich ist der Hypertransportlink unabhängig vom Speicherbus, AMD könnte in den K8 heute EDO-RAM Controller einbauen, übermorgen DDR2, das hat doch überhaupt keinen Einfluss auf das restliche System, da ja eben wie du schon dargestellt hast, der Memorycontroller in der CPU sitzt und den Speicher direkt (also ohne Umwege über 'Northbridge') anbindet.
Ebenso im Core sitzt beim A64 ein Hypertransporthost, der das restliche System anbindet.
Wo da nun die Abhängigkeit bestehen soll vermag ich nicht zu verstehen.
Der Speicherbus ist die Verbindung zwischen CPU und Speicher. im fall des A64 hat diese Verbindung einen Takt von 800/1000 MHz und somit eine Bandbreite von 6400/8000 MB/s. Wäre HyperTransport langsamer, so würde auch die Bandbreite abnehmen. Diese Abhängigkeit habe ich versucht zu erklären
Jetzt hast du mich soweit gebracht, dass ich schon Hypertransport mit dem Referenztakt vergleiche 
Aber was den Speicherbus betrifft, du sagst, mehr als 200 MHz DDR machen keinen Sinn. Da frag ich mich, wieso das bei P4 Systemen mit 800 MHz FSB Sinn macht. Und zwar nur wegen der doppelten bandbreite bei DualChannel. Und das ist ja eigentlich Thema des Threads. Weiß auch nicht wie wir auf HyperTransport und so gekommen sind.
Hypertransport ist ein neuer, von AMD entwickelter und vom Hypertransport-Konsortium weiterentwickelter Universalbus. nvidia hat beim NForce2 zB. auch schon auf den Hypertransportlink gesetzt, hier um North- und Southbridge zu verbinden. Wirklich detailierte Informationen und Beispiele findest du im bereits von mir geposteten Artikel.
Zum Speicherbus, der läuft beim A64 mit dem Takt des Arbeitsspeichers, bei DDR1-RAM eben von 100MHz - 200MHz, sollte sich AMD irgendwann entscheiden zB. DDR2-533 zu unterstützen dann macht der Speicherbus eben 266.5MHz. Der integrierte Memorycontroller gibt dem Speicher ja den Takt vor.
Der 800er FSB beim Pentium 4 ist ja keiner, der taktet auch nur mit 200MHz (bei den aktuellen P4C & P4E). Das Marketing macht zusammen mit QDR dann den FSB/PSB800 daraus. Intel bindet über diesen Frontsidebus nun das gesamte System an den Prozessor an, inkl. RAM. Alle 'Komponenten' müssen sich also die Bandbreite zum Prozessor teilen, das zeigt sich gerade bei Mehrprozessorsystemen als Nachteil. Bei AMD skaliert die Bandbreite jedoch mit der Anzahl der Prozessoren, da ja jeder Prozessor seinen eigenen Memorycontroller mitbringt.
| « A7N8X Deluxe schaltet nach 5 sek wieder aus??? | Windows Sicherung » | ||
Schnelle Hilfe: Hier nach ähnlichen Fragen und passenden Tipps suchen!
| Mehr Themen zu "Dual Channel"
